viernes, abril 11, 2008
El fin de un clásico: el FSB
Parece que con su nueva arquitectura, Nehalem, Intel va a acabar con el FSB. Hará como AMD: meter el controlador de memoria en el núcleo. La conexión de la CPU con el resto de elementos del sistema será a través de QPI (QuickPath Interconect).
Al no estar la CPU tan limitada por el ancho de banda del FSB, no hace falta tener una caché tan grande, lo que deja bastantes transistores libres para hacer cosas como integrar un procesador gráfico en la CPU.
Cada procesador va a tener cachés de nivel 1 (dividida en datos e instrucciones como siempre) y 2 propias, y va a haber un tener nivel común a todos los cores de un chip.
Otra cosa que llama la atención es que el controlador de memoria podrá tener hasta 3 canales (y no sé si más).
Parece que vuelve el HyperThreading en cada Core, ahora bajo el nombre de Simultaneous Multithreading (SMT).
Han introducido nuevas instrucciones en SSE 4.2 para trabajar con cadenas.
Información extraída de la descripción de Nehalem en Ars Technica.
Al no estar la CPU tan limitada por el ancho de banda del FSB, no hace falta tener una caché tan grande, lo que deja bastantes transistores libres para hacer cosas como integrar un procesador gráfico en la CPU.
Cada procesador va a tener cachés de nivel 1 (dividida en datos e instrucciones como siempre) y 2 propias, y va a haber un tener nivel común a todos los cores de un chip.
Otra cosa que llama la atención es que el controlador de memoria podrá tener hasta 3 canales (y no sé si más).
Parece que vuelve el HyperThreading en cada Core, ahora bajo el nombre de Simultaneous Multithreading (SMT).
Han introducido nuevas instrucciones en SSE 4.2 para trabajar con cadenas.
Información extraída de la descripción de Nehalem en Ars Technica.
Comentarios:
Publicar un comentario
